嵌入式底層基礎(chǔ)教程，系統(tǒng)掌握計(jì)算機(jī)體系結(jié)構(gòu)和組成原理

01.課程介紹

02.學(xué)習(xí)步驟和參考用書

03.為什么要學(xué)習(xí)計(jì)算機(jī)體系結(jié)構(gòu)

04.計(jì)算機(jī)的發(fā)展歷史

05.位值計(jì)數(shù)法

06.二進(jìn)制與8421碼

07.二進(jìn)制和十進(jìn)制的對(duì)比

08.二進(jìn)制的加法運(yùn)算

09.計(jì)算機(jī)中常見的單位

10.32位和64位尋址空間

11.計(jì)算機(jī)如何存儲(chǔ)二進(jìn)制

12.計(jì)算機(jī)的碼表

13.Unicode編碼

14.二進(jìn)制表示圖片

15.二進(jìn)制表示彩色和灰白圖片

16.聲音信號(hào)的存儲(chǔ)

17.視頻的二進(jìn)制表示

18.邏輯門電路

19.digital軟件配置

20.與門的搭建

21.常見問題和軟件小bug

22.或門的搭建

23.非門電路的搭建

24.異或門的電路搭建

25.常見的邏輯門電路符號(hào)

26.任意邏輯電路都可以通過與或非電路實(shí)現(xiàn)

27.4個(gè)基礎(chǔ)門電路的原理圖

28.基礎(chǔ)門電路pcb的制作

29.ALU概念入門

30.半加器的電路搭建

31.全加器電路的搭建

32.8位的加法器電路搭建

33.8位加法器的實(shí)現(xiàn)

34.上拉電阻和下拉電阻

35.計(jì)算機(jī)的溢出

36.計(jì)算機(jī)的補(bǔ)碼表示

37.減法電路通過補(bǔ)碼加法來實(shí)現(xiàn)

38.乘除法電路的實(shí)現(xiàn)

39.Verilog和fpga

40.邏輯運(yùn)算電路

41.計(jì)算器和計(jì)算機(jī)的區(qū)別

42.用電去存儲(chǔ)電信號(hào)

43.鎖存器

44.帶邊緣觸發(fā)的鎖存器

45.8位寄存器的抽象

46.輸出使能開關(guān)

47.系統(tǒng)自帶的驅(qū)動(dòng)器

48.寄存器輸入和輸出線路的計(jì)算

49.并行轉(zhuǎn)串行的原理

50.構(gòu)建一個(gè)內(nèi)存單元格

51.構(gòu)建一個(gè)矩陣內(nèi)存

52.實(shí)際內(nèi)存的結(jié)構(gòu)

53.計(jì)算機(jī)系統(tǒng)的核心組件

54.構(gòu)建一個(gè)8位的寄存器

55.構(gòu)建一個(gè)4位的寄存器

56.ALU加法器

57.CPU內(nèi)部原理圖ALU部分

58.內(nèi)部數(shù)據(jù)總線的繪制

59.CPU內(nèi)部結(jié)構(gòu)的完成

60.計(jì)算機(jī)概念梳理

61.匯編語言和指令集

62.內(nèi)存模塊的使用

63.CPU與內(nèi)存的連接

64.手動(dòng)版本CPU的搭建完成

65.手動(dòng)執(zhí)行第一條機(jī)器指令load.A

66.手動(dòng)完成3加5的流程

67.c代碼執(zhí)行的解釋

68.顯存工作原理

69.把控制引腳接線接出

70.控制器的實(shí)現(xiàn)原理

71.CPU控制單元的繪制

72.LOAD.A指令的自動(dòng)執(zhí)行

73.load.B指令的自動(dòng)執(zhí)行

74.ADD指令的自動(dòng)執(zhí)行

75.完整的計(jì)算機(jī)系統(tǒng)

76.后門和漏洞

77.光刻工藝

78.流水線技術(shù)

79.高級(jí)CPU技術(shù)

80.軟硬件生態(tài)系統(tǒng)

81.編程語言發(fā)展